文献翻译英语

我们的FPGA和SERDES使用成本约40元，最便宜的Xilinx的Virtex-II Pro系列FPGA实施[11]系统所必需的费用约三分之一。我们目前使用这个硬件实现[11]快约三至四倍，比事件发生率。 当地这样一个串行 - 解串并行总线上接收数据，然后发送它通过串行输出在多个并行接口的速度和串行接收路径，反之亦然。通常用于板上，板外通讯的串行并行接口。•在[11]中描述的方法，简单的接收下降事件，如果它不准备接受他们。我们实施流量控制方案，以确保所有事件到达其目的地。的情况下接收器是目前无法接受的事件，因为它没有提供必要的接收缓冲空间，它可以告诉发送方停止，直到可用空间。•FPGA封装类型选择允许，而不是用于球栅阵列封装在内部装配和维修[11]。1）SERDES - TI的TLK2501 / TLK3101：我们可以使用我们的系统的SerDes TLK2501或来自得克萨斯州的TLK3101文书。 TLK2501支持高达2.5Gbit / s的TLK3101支持高达3.125Gbps的/ S，具有片上的终端电阻。作为正确终止差痕迹，是不是一个简单的布局任务，这是比较容易实现工作与TLK3101 PCB布局。我们的系统都支持作为装配选项TLK2501与TLK3101。我们alsosuccessfully实现混合设置TLK2501和TLK3101 2.5Gbit / s的互相沟通。对这些芯片的SerDes的平行边有一个16位的发送和接收总线的16位。他们使用8bit/10bit编码，否则很相似[11]使用火箭的IOS。随着16位字的长度和的8bit/10bit编码的SerDes并行接口，串行速度在1/20的运行。2）电缆及连接器引脚：我们正在使用串行ATA浓度¬nectors和电缆创建串行阿英俄板多芯片实验装置之间的连接。连接器有7个引脚，两个差分对和三个接地引脚。与SATA连接线板A和B，我们使用的第一个差分对从A到B的第二个差分对用于反馈的流量控制的SerDes。的SERDES串行阿英俄数据传输电缆信号从FPGA对B对A FPGA连接器引脚上2/3是SerialAER + / - 5/6针FLOWCONTROL + / - 。其余引脚的屏蔽，我们干脆离开双方无关，因此有一个浮动的盾牌。3）交流耦合：我们决定采用交流耦合，而不是简单的直流耦合串行链路。与AC耦合链接，有没有在一个系统中的所有板的共同点参考。这消除了板对板地面反射的问题，也降低了线路频率注射液

作为一名即将毕业并且已经拟录取为研究生的大学生，对毕业论文的准备也有一阵子了。自己尝试过很多文献翻译工具，也踩过很多雷，今天把我觉得不错的几个工具推荐给大家，希望能对各位有所帮助。

第一个就是deepl Pro。这款翻译工具口碑非常不错，可能很多人已经用过这个了，这个也是我最近用的最频繁文献翻译工具了。它支持一键翻译整个文档，而且字体、图片格式都不会发生改变，并且没有那么种严重的“机翻”的味道，翻译的更加地道。你可以随便编辑翻译之后的文档。还有一点就是，它的数据很安全，当翻译完成之后，网站会立即删除所有文本文档记录，并且会对相应链接加密。

第二个就是QuillBot。这个是可以支持帮你润色文献语句的，它可以帮你巧妙的替换掉一些不恰当的的词汇语句，把他们替换为高级的形式，这个对查重的用户还是非常有帮助的。

个人感觉第一个和第二个搭配起来非常好用，基本是可以满足大家的文献相关的学习。下面再给大家推荐三个我觉得还比较不错的工具，大家也可以试一试。

一个是scitranslate。这个翻译工具也是很不错的，它的用法很简单，但是却很实用。它最大的优点就是不会改变原文献的排版，打开之后点击一下谷歌翻译，就会成功翻译出pdf里边的内容。同时会给你提供两个类似平行世界的界面，一边是英文文献，另一边是翻译过来的中文文献翻译。你可以通过两边进行相互对照，达到更快的阅读的目的，能够更快地提高效率。

还有一个是copytranslate。这个其实也比较好用，它为用户们提供了很多种翻译的方法，当用户输入源语言时候，点击选择想翻译的另一种语言，就会立刻翻译出来。源语言包括很多种语言可以选择。同时，它里边还包括很多翻译引擎可以选择，包括百度、谷歌、搜狗等。总之用起来比较个性化，比较方便而且也很实用。但是也有它的缺点，最大的缺点就是可能时不时的出现某些翻译问题。

最后一个就是知云文献翻译。这款软件可以对照PDF直接进行翻译，对于我们不太理解的地方，可以直接选中，然后点击翻译，这款软件真的比较实用，很不错。

以上都是我自己觉得用着还比较方便的工具，大家可以按着这几个试一试，寻找一款自己用着舒服的，或者互相搭配着使用，希望能帮到大家。

相信很多小伙伴在大学毕业的时候会有一项难道，那就是英文文献的翻译，那么跟我来看一下都是有哪些方法可以完成翻译吧 在当今网络快速发展的时代，有很多的方式和软件可以翻译英文文献，那么大家来跟我一起学习吧 首先我们先说大众点的办法，那就是搜狗浏览器上输入在线翻译，把你想翻译的英文文献，一句一断的打上去，搜就行了 打开360浏览器，然后点击右上角的翻译，然后把检测方式改成英文，然后输入文献翻译即可 还有一种比较简单的方法，在手机上下载一个有道词典，然后有一个句子翻译，点开进去输入文献翻译即可

The FPGA and SerDes we use cost about $40, about a third of the cost for the cheapest Xilinx Virtex-II Pro series FPGA necessary for implementing a system as in [11]. Using this hardware we currently achieve event rates that are about three to four times faster than in [11].Such a Serializer-Deserializer locally receives data on a parallel bus and then sends it over a serial output at a multiple of the parallel interface speed and vice versa for the serial receive path. The parallel interface is usually used for on-board, the serial for off-board communication.我们所用的FPGA和串并转换器（SerDes）只花了四十元，而执行[11] 里所述的系统中不可或缺的Xilinx Virtex-II Pro 系列 FPGA，最便宜的也要三倍于这个价钱。目前通过使用这个硬件，我们实现的事件率比起[11] 所表述的系统较快三至四倍。这种串并转换器在本机接收由并行总线传输过来的数据，然后通过串行输出口以多倍于并行接口的速度传送出去；而在串行的接收路径反之亦然。通常并行接口是用于机载通信，而串行接口用于机外通信。• In the approach described in [11], the receiver simply drops events if it is not ready to receive them. We implemented a flow-control scheme that ensures that all events reach its destination. In case the receiver is currently unable to receive an event because it does not have the necessary receive buffer space available, it can tell the sender to stop until space is available.• The FPGA package type chosen allow for in-house assembly and repair as opposed to the ball-grid-array package used in 在[11]里所阐述的方法，如果接收器还未准备接收事件数据，它会直接就删除事件。我们执行一个信息流控制设计以确保所有的事件都到达目的地。若是接收器因为没有必要的接收缓冲空间导致目前不能接收事件，它可以通知发送者停止发送直到可用空间的出现。 选择这类FPGA封装可以进行内部组装与维修，相反于下列组件所使用的球栅阵列封装：[11].1) SerDes - TI TLK2501 / TLK3101: The SerDes we can use on our system is either the TLK2501 or the TLK3101 from Texas Instruments. The TLK2501 supports up to 2.5Gbit/s, the TLK3101 supports up to 3.125Gbit/s, and has on-chip termination resistors. As terminating the differential traces correctly is not a trivial layout task, it is easier to achieve working PCB layouts with the TLK3101. Our system both supports the TLK2501 and the TLK3101 as an assembly option. We also successfully achieved mixed setups where TLK2501 and TLK3101 are communicating with each other at 2.5Gbit/s.On the parallel side of the SerDes these chips have a 16bit transmit and a 16bit receive bus. They use 8bit/10bit coding and are also otherwise very similar to the Rocket IOs used in [11]. With the 16bit word length and the 8bit/10bit coding the SerDes parallel interfaces run at 1/20 of the serial speed.[11].1. SerDes -TI TLK2501 / TLK3101：可以在我们系统使用的SerDes是德克萨斯仪器公司生产的TLK2501 或TLK3101。TLK2501可支持高达2.5Gbit/s带宽，the TLK3101则可达3.125Gbit/s，且还有片内终止电阻。由于正确终止差分示踪不是个平常的版面工作，比较容易实现是对TLK3101进行PCB版图操作。我们的系统都支持TLK2501和TLK3101这两个组装选择。我们也成功把TLK2501和TLK3101组合，互相以2.5Gbit/s通信。在SerDes的并行一边，这些芯片都有个16位输出和16位接收总线。它们用8/10位编码，其他方面也与 [11]系统中使用的Rocket收发器相同。以16位码字长度和8/10位编码的配置，SerDes并行接口的运行速度只有串行接口的1/20。2) Cables & Connector Pin-Out: We are using Serial ATA connectors and cables to create Serial AER connections between our boards in multi-chip experimental setups. The connectors have seven pins, two differential pairs and three ground pins. With a SATA cable connecting boards A and B, we use the first differential pair of the cable to transmit serial AER data from the SerDes on A to the SerDes on B. The second differential pair is used to feed back a flow-control signal from the FPGA on B to the FPGA on A.On the connector pins 2/3 are SerialAER+/-, pins 5/6 are FlowControl+/-. The remaining pins are the shielding, which we simply left unconnected on both sides, thus having a floating shield. 2. 线缆与连接器引出线：我们多芯片实验设备的板与板之间的串行连接是使用串行ATA连接器与线缆来实现。该连接器共有七根线，两对差分线和三根地线。通过一条SATA线缆将A板与B板连接，我们利用线缆的第一个对差分线从A板上的SerDes将串行AER数据传送到B板上的SerDes。另一对差分线是用于把信息流控制信号从B板的FPGA反馈回A板上的FPGA。 连接器的第2/3线是串行AER+/-，第5/6线是信息流控制+/-。剩余的线作为屏蔽，两边都留着不连接，形成一个悬浮屏蔽罩。3) AC Coupling: We decided to use AC coupled instead of the simpler DC coupled serial links. With AC coupled links there is no common ground reference over all the boards in a system. This eliminates board-to-board ground-bounce problems, and also reduces line frequency injection.3. AC 耦合：我们决定用AC耦合链路而不是较简单的DC耦合链路。用AC耦合链路能使系统中的所有版块都没有公共接地参照。这可以消除板对板的地电压反弹问题，而且还可以减少行频注入。【英语牛人团】

英文学术文献翻译的软件有很多，罗列后分为以下三个类型：

根据泛读→精读→学习英语

第一类是需要泛读英文文献材料，就需要一个软件能够大段大段的翻译，这个时候不要求翻译的一个精准度，只要求能够大概的意思能够翻译到位，不要把专业词汇翻译成口语化的词汇就行。这一类一般常用的知云文献翻译，一篇文献它可以给你广泛性的进行翻译，可以初步的对摘要进行一个整体的了解，来判断这篇文献是不是符合要求。

第二类是精读的时候往往需要去对其中某一段的意思，做一个详细的翻译。这个时候推荐百度翻译、谷歌翻译和欧路词典结合，百度翻译能翻译出一些学术性的词汇，但是对一些你特别想要了解的词汇，还是需要借助词典来进行补充，也非常适合你平时想在iPad上面进行学习和翻译。

第三类是精读的同时还希望能够把不认识的单词都给记录下来，一般用的是一个插件Burning Vocabulary，这个插件可以在网页上把不认识的单词通过双击给你展示出来，然后你可以复制在自己的word里头，甚至可以导入到不背单词里头进行学习。