晶圆缺口英文

Wafer: 晶圆，它是指制作硅半导体积体电路所用的硅晶片，其原始材料是硅。高纯度的多晶硅溶解后掺入硅晶体晶种，然后慢慢拉出，形成圆柱形的单晶硅，硅晶棒在经过研磨，抛光，切片后，形成硅晶圆片，也就是晶圆。新闻经常说的6英寸、8英寸、12英寸指的就是晶圆生产线的尺寸，即Wafer的size。

Die: 一片Wafer上的一小块晶片晶圆体称为Die。由于Die size的不同，一片Wafer所能容纳的Die数量不同。Die一般由封装厂对Wafer进行切割而得。Die其实是死亡的英文，至于为什么叫这个我也不知道。

Chip: 封装厂将Die加个外壳封装成可以焊在电路板上的芯片称为Chip。

CP(Chip Probing): 测试对象是Wafer，目的是为了筛选出坏的Die并且喷墨标识。在封装环节前被淘汰掉能减小封装和测试的成本。基本原理是下探针加信号激励给Die，然后测试功能。CP一般在晶圆厂进行。

FT(Final Test) 测试对象是Chip，目的是为了筛选符合设计要求的芯片，然后将芯片卖给客户。FT一般在封装厂进行。

MPW(Multi Project Wafer): 多项目晶圆，就是将多个使用相同工艺的集成电路设计放在同一晶圆片上流片，制造完成后，每个设计可以得到数十片芯片样品，这对于原型（Prototype）设计阶段的实验、测试已经足够了。MPW有点类似于拼团，晶圆厂会给出一个特定时间，让芯片公司一起流片（Tape Out），这个过程也称为Shuttle。该次制造费用由所有参加MPW项目的公司按照Die size分摊，这可以极大地降低产品开发风险，但是要赶时间，错过了只能等下次了。

Full Mask: 全掩膜，经过MPW充分验证后进行量产，即整片Wafer都是同一个项目的，这个过程可以大大降低单个Chip的成本。

wafer——晶圆chip——芯片die——晶粒老实说，chip和die的中文翻译的确都是芯片，但是两者却有着极大地不同，所以在半导体行业，尤其是封测行业大家更多的把die称之为晶粒。

晶圆并不是很圆，它是有点小缺口的，那是因为制备流程中有个叫“Flat/Notch Grinning”步骤。它在硅锭做出来后就要进行了。在200mm以下的硅锭上是切割一个平角，叫做Flat（平槽）。在200mm（含）以上硅锭上，为了减少浪费，只裁剪个圆形小口，叫做Notch（V槽）。

1.CP (Chip Probing 芯片/晶片+测试/探测): 顾名思义，测试芯片的电性参数。测试的是晶圆中的每一个芯片(die)，目的是剔掉次品以减少后续封装的成本

2.CVD (chemical vapor deposition 化学气相沉积): 利用含有薄膜元素的一种或几种气相化合物或单质、在衬底表面上进行化学反应生成薄膜的方法。具体的有如MOCVD（金属氧化物～）和PECVD（等离子体增强～）

3.Datasheet (规格/说明书): 总结产品、机器、部件（例如电子部件）、材料、子系统（例如电源）的性能和其他特性的文件

4.Die (芯片): 单个完整的集成电路器件

5.Eg (band gap 禁带宽度): 也叫“能带”，是固体中没有电子状态的能级范围，是决定固体材料导电特性的关键参数。具有大禁带宽度的属于绝缘体；小禁带宽度的属于半导体；没有或具有很小禁带宽度的为导体

6.FT (Final Test 出厂测试): 对封装好的芯片进行测试。通常测试项比CP要少得多，因为之前已经测过了

7.RDS(on) 导通电阻: 也简称“RDS”或者“Ron”，器件非常重要的一种特性。定义：晶体管导通后两端电压与导通电流之比。其值越大意味着电流/功率损耗越大，因此一般越小越好。